Ανακοινώσεις

  1. (17/2/20) Δημιουργήθηκε η ιστοσελίδα του μαθήματος.
  2. (12/3/20) Ενεργοποιήθηκε το eclass του μαθήματος.

Διδάσκοντες

Διδάσκων: Δημήτρης Μπακάλης (Γραφείο: 105, 1ος όροφος, Email: bakalis@upatras.gr)

Ωρολόγιο Πρόγραμμα

Ώρες μαθήματος: Τρίτη 10:00-12:00 (Φ3)
Τρίτη 12:00-13:00 (Εργαστήριο)
Ώρες γραφείου: Τετάρτη 13:00-14:00, Πέμπτη 11:00-13:00

Βιβλίο

  1. John D. Carpinelli, Computer Systems Organization and Architecture, Addison Wesley, 2001.
  2. Ευ. Ζυγούρης, Δ. Μπακάλης, Σχεδίαση ψηφιακών κυκλωμάτων με χρήση της VHDL (Εργαστηριακές Ασκήσεις), Πάτρα, 2020.
  3. J. Hamblen, T. Hall, M. Furman, Rapid Prototyping of Digital Systems (SoPC edition), Springer, 2008.

Διαφάνειες

Χρήσιμο Υλικό

  1. Ο χρονοπρογραμματισμός του μαθήματος βρίσκεται εδώ.
  2. Η εξεταστέα ύλη βρίσκεται εδώ.
  3. Οι εκφωνήσεις των ασκήσεων του εργαστηρίου βρίσκονται εδώ.
  4. Τα επιπλέον αρχεία που σας χρειάζονται για την 7η εργ. άσκηση βρίσκονται εδώ.
  5. Βοηθητικό υλικό σχετικό με το βιβλίο του Carpinelli βρίσκεται εδώ.
  6. Βοηθητικό υλικό σχετικό με το βιβλίο των Hamblen, Hall και Furman βρίσκεται εδώ.

Απαιτήσεις

Βαθμολόγηση

Εργαστήριο: 40%
Τελική εξέταση: 60%

Απαραίτητη προϋπόθεση για την επιτυχή ολοκλήρωση του τμήματος του μαθήματος είναι οι βαθμοί του εργαστηρίου και της τελικής εξέτασης να είναι μεγαλύτεροι ή ίσοι με 4.5.

Χρήσιμοι Σύνδεσμοι