Διδάσκοντες
Διδάσκων: |
Δημήτρης Μπακάλης
(Γραφείο: 105, 1ος όροφος, Email: bakalis@upatras.gr) ΒΡ>
|
Ωρολόγιο Πρόγραμμα
Ώρες μαθήματος: |
Τρίτη 10:00-12:00 (Φ3) |
|
Τρίτη 12:00-13:00 (Εργαστήριο) |
Ώρες γραφείου: |
Τετάρτη 13:00-14:00, Πέμπτη 11:00-13:00
|
Βιβλίο
- John D. Carpinelli, Computer Systems Organization and Architecture, Addison Wesley, 2001.
- Ευ. Ζυγούρης, Δ. Μπακάλης, Σχεδίαση ψηφιακών κυκλωμάτων με χρήση της VHDL (Εργαστηριακές Ασκήσεις), Πάτρα, 2020.
- J. Hamblen, T. Hall, M. Furman, Rapid Prototyping of Digital Systems (SoPC edition), Springer, 2008.
Διαφάνειες
- Μια εισαγωγική παρουσίαση της γλώσσας VHDL βρίσκεται εδώ.
- Επιπλέον χαρακτηριστικά της γλώσσας VHDL παρουσιάζονται εδώ.
- Μια σύντομη παρουσίαση για FPLDs βρίσκεται εδώ.
- Μια εκταταμένη παρουσίαση για FPLDs βρίσκεται εδώ.
- Μια παρουσίαση για την οργάνωση της ιεραρχίας μνήμης βρίσκεται εδώ.
Χρήσιμο Υλικό
- Ο χρονοπρογραμματισμός του μαθήματος βρίσκεται εδώ.
- Η εξεταστέα ύλη βρίσκεται εδώ.
- Οι εκφωνήσεις των ασκήσεων του εργαστηρίου βρίσκονται εδώ.
- Τα επιπλέον αρχεία που σας χρειάζονται για την 7η εργ. άσκηση βρίσκονται εδώ.
- Βοηθητικό υλικό σχετικό με το βιβλίο του Carpinelli βρίσκεται εδώ.
- Βοηθητικό υλικό σχετικό με το βιβλίο των Hamblen, Hall και Furman βρίσκεται εδώ.
Απαιτήσεις
- Επιτυχή ολοκλήρωση των εργαστηριακών ασκήσεων (παράδοση αναφοράς για κάθε εργαστηριακή άσκηση και τελική αξιολόγηση στο εργαστήριο).
- Γραπτή εξέταση στη θεωρία του βιβλίου.
Βαθμολόγηση
Εργαστήριο: |
40% |
Τελική εξέταση: |
60% |
Απαραίτητη προϋπόθεση για την επιτυχή ολοκλήρωση του τμήματος του μαθήματος είναι οι βαθμοί του εργαστηρίου και της τελικής εξέτασης να είναι μεγαλύτεροι ή ίσοι με 4.5.
Χρήσιμοι Σύνδεσμοι